作者：戈多Godot

博通 Broadcom 和迈威尔 Marvell 是定制 ASIC 赛道双寡头。

定制 ASIC 是半导体发展最迅猛的赛道之一。这个赛道为什么重要，或者我写这个内容想表达的点主要是，

摩尔定律在 28nm（纳米）制程节点后逐渐失效，也就是芯片面积减小，并不能带来更高晶体管密度算力提升、更低功耗、更高 0 1 转换频率的算力速度。

到了当前 3 nm 和 2 nm，单片晶圆的设计与流片成本突破 5 亿美元，整个行业的经济结构必然发生重组。

怎么重组？

如果你是 Google，每年要在 TPU 相关的训练和推理上消耗超过五百亿美元的电力和折旧成本，那一颗能把推理 token 成本降低 30% 的定制芯片，能剩下来的就不是一点点支出了。

过去五年里，Hyperscaler（超大规模云服务商）资本开支越来越多流向自研芯片，流向 Nvidia 现成 GPU 的边际美元增速逐渐走平。Google TPU v7 、AWS Trainium 2 和 Trainium 3 、Microsoft Maia 100 和 Maia 200 、Meta MTIA ，以及 Apple 在 2026 年正式确认的自研 AI 服务器芯片。

全球范围内，能够承接 hyperscaler 这种级别 ASIC 协同设计工作的公司，实际上只有两家博通和迈威尔。根据 Tom's Hardware 的产业链调研，这两家公司合计占据了 hyperscaler 定制 AI 加速器协同设计市场约 95% 的份额。

95% 集中度，背后的含义是：未来五到十年所有 hyperscaler 投出去的 AI 资本开支当中，每一颗自研 XPU 的诞生过程，几乎都要经过这两家公司其中之一的手。

定制 ASIC 的崛起不是一个商业故事，是物理终结之后被迫出现的经济学重构

高客户集中度

首先，定制 ASIC 客户高度集中在头部 hyperscaler 手里。

1974年登纳德在 IBM 实验室提出的缩放定律，发现芯片在体积缩小的同时，可以提升性能并维持功耗。

但到 90nm 节点时，受限于物理常数带来的严重漏电问题，电压无法继续成比例降低，导致功耗密度飙升。这是 2005 年前后 CPU 主频停止增长的物理原因，也是后来多核架构兴起的起点。

从 28nm 开始，单晶体管成本不再下降，反而开始上升，导致芯片的制造和设计成本急剧上升。

如今 3nm 流片成本高达 5 亿美元，2nm 更接近 10 亿美元。这种极高的固定成本，意味着只有年消耗数百万颗芯片的头部数据中心巨头，才能通过庞大的出货量摊薄成本。

根据台积电及行业路线图，预计在 2030 年前后工艺到达 A10，也就是 1nm 节点，晶体管物理缩放将达终点，算力提将完全依赖封装、互连和架构创新支撑，这是定制 ASIC 双寡头未来十年最大的结构性机会。

摩尔定律失效，改变资本结构

其次，摩尔定律失效，改变了资本结构。在过去，从台积电 N5 到 N3 制程，晶体管密度提升 1.6 倍，晶圆成本仅增加 18%，单晶体管成本下降了 25%。

到目前 N3 向 N2 发展，密度仅能提升 1.15 倍，晶圆成本却因工艺复杂暴涨 50%，单晶体管成本反而上升了 30%。

所以反直觉的是，先进制程不再让芯片更便宜，反而是用更贵的晶体管，做必须用顶级节点才能完成的绝对算力任务。

对成本敏感的智能手表等低端 SoC 仍会坚守 N16/N7 等老节点、对算力有刚性需求、能容忍高溢价的顶级 AI 加速器，则必须使用 N3 甚至 N2。

博通为 Google 设计的 TPU v6e Trillium 在 N3 节点，TPU v7 Ironwood 在 N3 ，下一代 TPU 转向 N2 。

为 Meta 设计的 MTIA T-V1 在 N5 节点，MTIA T-V2 升级到 N3 。

为 OpenAI 设计的首颗自研推理芯片确认在 N3 ，第二代直接跳到 N2 。

为 Apple 设计的服务器 AI 芯片直接起步于 N2 。

迈威尔为 AWS 设计的 Trainium 2 在 N5 节点，Trainium 3 升级到 N3 。MRVL 为 Microsoft 设计的 Maia 100 在 N5 节点，Maia 200 在 N3 。

所有 hyperscaler 的下一代旗舰 XPU 都在 N3 起步、N2 过渡的窗口里。

这个窗口大约覆盖 2026 到 2028 年，正好对应博通上调到 FY27 AI 营收超过 1000 亿美元的指引区间，也对应迈威尔数据中心营收从 FY27 的约 80 亿美元向 FY29 接近 200 亿美元的隐含路径。

背面供电和 High-NA EUV

未来五年，行业有两个重要技术路线，背面供电和 High-NA EUV。

其中 High-NA EUV 是阿斯麦 ASML 主导的新一代光刻技术，当 AI 芯片缩小到约 1.4 nm 等效，单位面积晶体管数量可以比 2nm 提高 1.3 倍以上，对应单芯片算力的进一步跃升。

如果落地延迟，整个行业将被迫提前转向更激进的封装方案和系统级架构创新，来提升算力。

High-NA EUV 可能大概率延迟 12 至 18 个月，因为光罩成本、抗蚀剂体系、计量工具都需要重新适配，对博通、迈威尔芯片设计上，以及 TSMC 是利好。

系统级集成正在取代晶体管缩放，成为算力增长的新引擎

2010 年封装成本大约占芯片总成本 5% 到 8% ，2020 年占比上升到 12% 至 15%，2026 年旗舰 AI 加速器，封装成本占比已普遍超过 30% ，部分极端设计接近 40% 。

原因是，封装正在成为决定芯片性能上限和供应能力的关键瓶颈。

先理解下概念，硅片是原材料，裸晶 die 是半成品，而封装测试后的芯片是最终成品。

首先，光罩极限在物理层面，将单 die 面积限定在 858 平方毫米附近，AI 芯片从单 die 越做越大转向多 die 拼接。

第二是内存墙问题，单芯片可承载的 HBM 数量受限于 die 边长可以摆放的 HBM 接口数，要继续提升带宽必须把 HBM 物理上靠近逻辑 die ，并通过宽位高速接口直连。

第三是互连能耗已经超过计算能耗本身，封装内集成是唯一可行的工程路径。

所以，谁掌握先进封装，谁就掌握了 AI 加速器的真实出货上限。答案是 TSMC 。

CoWoS 是台积电在 2011 年推出的 2.5D 封装平台，基本结构有三层：最底层是有机基板，中间层是硅中介层，最上层是逻辑 die 和 HBM die 。

CoWoS 推出之初主要服务高端 GPU 和 FPGA ，2016 年开始进入主流 AI 加速器市场，2022 年起成为 hyperscaler 旗舰 XPU 的标配。

过去几十年，制程越先进，晶体管越小，芯片的晶体管越多，性能更强，功耗更低。客户愿意持续往先进节点迁移，因为这不仅是技术升级，也是经济升级。

但这个逻辑开始在 3nm 到 2nm 发生变化。也就是现在我们正在经历的节点。

也就是之前提到的摩尔定律失效，改变了资本结构。

先进制程成本系统第一层是 NRE，也就是 non-recurring engineering cost，一次性工程开发成本，包括架构定义、IP 授权、RTL 设计、验证、物理设计、时序收敛、功耗优化、封装协同、测试方案、EDA 工具费用等。

第二层是流片和掩膜版。越先进的节点，光罩越复杂，EUV 层数越多，试错成本越高。芯片设计完要交给晶圆厂试产，也就是流片。流片失败的损失巨大，包括 6 到 9 个月的产品窗口、客户部署节奏、TSMC 产能安排、HBM 采购计划和封装资源排期等等。

第三层是晶圆和良率成本。

2nm 早期量产阶段，单颗 die 成本可能显著高于 3nm。

所以，2nm 是行业分水岭

对 hyperscaler 来说，生成、处理或理解每一个 token 的综合成本更重要。

同样功耗下，芯片能不能跑出更多推理？同样一个机柜里，芯片能不能提供更高算力密度？同样一美元电费和折旧，能不能服务更多用户请求？能不能降低每百万 token 的推理成本？能不能提高 AI 产品的毛利率？

只要工作负载足够稳定、出货量足够大，定制芯片就可以在生命周期成本上胜过通用方案。

所以，定制 ASIC 的崛起，不是因为客户突然喜欢自研，是先进制程太贵，通用 GPU 太贵，AI 推理和训练规模又太大。

博通和迈威尔的价值是复杂度管理能力

博通和迈威尔提供一整套复杂度管理能力，已有 IP 库、SerDes、PHY、互连、封装协同、TSMC 制程经验、良率爬坡经验、量产测试经验，以及和 hyperscaler 长期合作积累下来的系统理解能力。

换句话说，2nm 制程越复杂，客户越需要外部协同设计伙伴。先进制程成本越高，试错成本越高，不同和迈威尔的价值反而越高。

这里要引入两个概念。

设计与工艺协同优化（DTCO，Design-Technology Co-Optimization）。芯片设计在工艺开发阶段就参与标准单元、SRAM、设计规则、功耗路径和时序模型的协同定义。

系统与工艺协同优化（STCO，System-Technology Co-Optimization），AI 芯片优化要把逻辑 die、HBM、CoWoS、substrate、光互连、机柜网络、电力和冷却一起考虑。

制程越复杂，客户越需要有经验的外部协同设计伙伴。这两个概念解释了为什么 AVGO 和 MRVL 的护城河越来越深。

博通和迈威尔实际上出售的是一种复杂度保险。客户支付的不只是设计费用，而是降低项目失败概率、缩短量产周期、提高良率确定性、增强供应链协调能力的溢价。

博通优势在于系统完整性更强，有 ASIC 协同设计能力，还有交换芯片、SerDes、PHY、以太网、封装经验和更大的客户基础。

更重要的是，博通还有软件业务带来的强现金流，在资本市场眼中更像一个AI 半导体 + 基础设施软件现金流的复合型平台。

迈威尔的优势在于 AI 数据中心业务更纯，在光互连、DSP、PAM4、数据中心网络和定制硅项目中的位置越来越重要。

迈威尔不像博通那样多元，也没有 VMware 这样的软件现金流支撑，但正因为更纯，一旦 AWS、Microsoft 等大客户项目顺利放量，收入弹性会更明显。

接下来的关键问题是，

AI 资本开支从通用 GPU 向定制 ASIC 分流的趋势是否会持续。如果持续，博通和迈威尔就不是传统意义上的芯片设计服务商，而是 hyperscaler 自研算力体系里的关键基础设施供应商。

但如果 2nm 成本过高，导致客户放缓迁移，博通和迈威尔的收入确认会延后。如果 Nvidia 提供半定制方案，博通和迈威尔的长期利润率也会被重新评估。

Nvidia 已经战略投资迈威尔，所以博通真的要跟 Nvidia 正面硬刚了。

Hyperscaler 自研 ASIC 的必要性

Hyperscaler 自研 ASIC 是当 AI 工作负载足够大、足够稳定、足够可预测时，可以把一部分 AI 工作从通用 GPU 迁移到定制 ASIC 上，用更低的单位成本服务自己的业务，而不是替代 Nvidia。

Nvidia GPU 优势在通用性、软件生态、开发者生态和训练前沿模型的灵活性。对于新模型、新算法、新框架、新算子，GPU 仍然是最安全、快速、通用的选择。

但 AI 服务一旦进入大规模商业化，成本结构会发生变化，推理代替训练占据主导。

大规模推理、推荐、广告排序、搜索、语音、翻译、图像生成、代码补全等 AI 工作，一旦规模巨大且模式稳定，就非常适合定制化。

Google 是最早的实践者，最早证明自研 ASIC 可以成为长期平台，而不是一次性项目。

TPU 是为了生态内部 AI 工作设计的，从搜索、广告、翻译、推荐，到 Gemini 和 Google Cloud AI，TPU 成为 Google AI 最核心组成部分之一。

Google 是博通典型用户，长期路线图清晰、芯片代际稳定、对高端互连和系统协同要求极高。

AWS 是云基础设施提供商。所以，AWS 做 Trainium 和 Inferentia，是为了给云客户提供更便宜、更可控、更高性价比的 AI 算力。

Microsoft 的需求集中在 Azure OpenAI、GitHub Copilot、Microsoft 365 Copilot、Bing、Windows AI、企业 AI 服务，自研 Maia 不只是降低成本，也是为了有基础设施选择权，可以把 AI 迁移到更可控的内部芯片上，降低长期成本，提高供应链弹性。

Meta 的 MTIA 需求也类似，用于推荐系统、广告排序、内容分发和社交图谱。

深度拆解博通 Broadcom $AVGO

博通的业务主要是四个方面，

1）定制 AI 加速器；

2）AI 数据中心里的交换芯片、以太网、NIC、fabric；

3）SerDes、PHY、CPO、光互连等高速 I/O 能力；

4）收购 VMware 之后拥有的软件业务。

这就是博通和很多 AI 半导体公司的最大区别。很多公司只有一层业务，要么 GPU，要么 HBM，要么光模块。博通业务同时卡在 AI 数据中心的多个关键位置上。

博通的业务，是靠持续并购、整合、削减非核心成本、保留高利润产品线、提高现金流转换率，形成的一种非常独特的资本配置模式。底层逻辑很统一。

无线芯片、宽带芯片、企业存储、网络交换、SerDes、ASIC、VMware 软件，共同特征都是客户替换成本高、设计周期长、生命周期长、进入壁垒高，毛利率和现金流质量好。

所以，博通不是传统意义上的创新驱动型半导体公司，而是复杂度资产运营公司，擅长把复杂产品线变成长期现金流资产。

Hyperscaler 定制 AI ASIC 恰好也是一种复杂度极高、替换成本极高、生命周期极长的业务。客户一旦选定博通共同开发一代 AI 加速器，双方关系不会在一颗芯片结束。

而且，ASIC 不是每个客户都完全从白纸开始。客户需要的是不同的 AI 工作适配，例如 Google 的 TPU、Meta 的 MTIA、OpenAI 的推理芯片、Apple 的私有云 AI 芯片，需求都不同。

但博通可以在底层复用 SerDes、PHY、die-to-die 协作、封装经验、测试流程和量产方法。

一颗 hyperscaler 级别的 AI ASIC，至少包含六类关键模块，

1）矩阵计算阵列；

2）片上 SRAM 和缓存体系；

3）HBM ；

4）互联模块；

5）SerDes / PHY；

6）电源管理等等相关模块。

SerDes 需要在极高数据速率下保证信号完整性、功耗、误码率和可靠性。积累周期通常以多年计算，不能靠短期堆人快速复制。

芯片之间、服务器之间、机柜之间、数据中心之间的数据传输，决定整个 AI 数据中心集群的利用率。

博通在这个领域是垄断地位。

Tomahawk 系列交换芯片主导 AI 数据中心的高速骨干网络，Tomahawk 5单芯片吞吐量达 51.2 Tbps，专为超高带宽场景设计。

Jericho 系列则侧重处理 AI 训练中常见的"微突发"流量。通过硬件层面的流量控制机制，从电路逻辑上杜绝缓冲区溢出，实现物理层的无损传输，而非依赖软件协议的事后重传。

目前，在以太网路线的 AI 数据中心网络中，博通的商用交换芯片占据绝对主导地位。唯一构成竞争的是英伟达主导的 InfiniBand 方案，但整个行业除英伟达自身外，正在大力推动以太网替代路线。

SerDes / PHY / 光互连：博通的底层 I/O 定价权

交换芯片决定 AI 数据中心内部的数据调度能力，SerDes、PHY 和光互连决定的是数据能不能以足够低的功耗、足够高的可靠性、足够大的带宽，在更大规模的集群里稳定流动。

SerDes 是 serializer / deserializer 的缩写，作用是把芯片内部的并行数据转换成高速串行信号发出去，再在另一端转换回来。

因为 AI 集群越大，数据移动越重要。每一次跨芯片、跨板卡、跨交换机、跨机柜通信，都要经过高速 I/O。速度越高，信号完整性、功耗、散热、误码率都会成为问题。

这也是为什么高端 SerDes 是模拟和混合信号设计里最难的领域之一。高端 SerDes 需要多年产品迭代、硅验证、客户现场调试、封装协同和系统级问题定位。

Hyperscaler 如果只是想做一颗芯片，可能有很多设计服务商可以选择。但如果想把 AI ASIC 做成可以互连、可以放进机柜、可以跨代迭代、可以和 HBM、CoWoS、交换网络、光互连协同优化的系统产品，选择范围就会迅速缩小。

这就是博通的第二个定价权来源，底层 I/O IP 的规模复用能力。

VMware：软件现金流会影响 AI ASIC 估值

VMware 对博通的 AI 估值有两个重要作用，

1）提供现金流；

2）提供企业基础设施入口。

收购 VMware 之后，博通多了一块高毛利，现金流质量更高的基础设施软件业务，提供一层相对稳定的现金流缓冲。

让博通变成 AI 半导体增长 + 基础设施软件现金流复合型平台。

这不代表 VMware 没有风险。博通收购 VMware，市场也一直有客户迁移、涨价压力和生态摩擦的讨论。有企业试图减少 VMware 依赖，这说明 VMware 并不是没有风险的完美现金流。

但从 Hock Tan 的资本配置逻辑看，VMware 的战略不是追求最大客户数量，而是追求高价值企业客户、高利润率和更集中的产品组合。

这和博通过去整合 CA、Symantec Enterprise 的方式一致，削减低回报业务，保留核心客户，提高订阅化比例，提高利润率和现金流转换率。

上行周期里，ASIC 和数据中心业务提供增长弹性。下行周期里，VMware 提供现金流缓冲。现金流又可以继续支持分红、回购、并购整合和下一轮 AI 基础设施投入。

深度拆解迈威尔 Marvell $MRVL

迈威尔到底是博通之外最有价值的定制硅第二供应商，还是一个被 AI 叙事提前透支的高弹性周期股？这是理解迈威尔的核心问题。

迈威尔和博通不是同一种公司

不能把迈威尔简单讲成另一个博通。

博通的强项是平台化。ASIC、AI 数据中心、SerDes / PHY、VMware 软件现金流、Hock Tan 并购纪律，共同支撑它的估值体系。

迈威尔的故事更集中在 AI 数据中心，尤其是 ASIC、光互连、DSP、以太网交换、PCIe retimer、AEC DSP，以及 scale-up、scale-out、scale-across 扩展。

所以， $MRVL 更像一只 Beta AI 数据中心基础设施股票。

如果客户项目顺利放量，收入弹性会比博通更直接；但如果客户节奏延迟、光互连价格压力加剧，股价也会更敏感。

迈威尔的定位：从存储 / 网络芯片公司，到 AI 数据中心连接平台

十年前的 Marvell，市场的印象更多是存储控制器、企业网络和通信基础设施芯片。

Matt Murphy 接手后，把公司从传统半导体供应商，重新定位为数据基础设施半导体公司。

这个定位很重要。因为 AI 数据中心不是只有 GPU，也不是只有 ASIC。

大规模 AI 集群背后，是一整套数据基础设施。计算、内存、网络、光模块、交换芯片、PCIe、retimer、DSP、CPO、NPO、DCI、机柜互连、数据中心间互连，缺一不可。

数据中心的需求，不止是芯片算得多快，而是数万颗 GPU 或 XPU 能不能被连接成一个高利用率、低延迟、低丢包、可扩展的系统。训练大模型时，数万颗 GPU 或 XPU 需要不断同步参数和梯度。

推理大规模商业化时，系统需要在高并发、低延迟的状态下持续服务用户请求。

Agentic AI workload 出现之后，问题会更复杂。上下文会变长，工具调用会增加，多轮交互会提高，模型不再只是一次输入、一次输出，而是不断读取、调用、返回、再推理。

这会让数据中心内部，以及数据中心之间的互连压力继续上升。

所以，迈威尔机会在于站在数据移动的关键节点上。这也是迈威尔和 Nvidia 的关系，正在成为 Nvidia AI 生态的重要战略补充。

这是迈威尔和博通的第一个区别。博通更像 AI 基础设施里的复合平台，迈威尔更像 AI 数据中心里的连接平台。

迈威尔的 AI 收入不是单一 ASIC，而是一组数据中心产品组合

迈威尔 AI 业务可以拆成四层，

1）ASIC，也就是为 hyperscaler 设计的定制 AI 加速器或相关计算芯片；

2）ASIC attach，也就是围绕客户自研 XPU 所需的连接、控制、I/O 和辅助芯片。

3）Optics / DSP，也就是 800G、1.6T 光互连中的数字信号处理器、PAM4 DSP、coherent DSP、driver、TIA 等。

4）Switching / Retimer / DCI，也就是以太网交换芯片、PCIe retimer、有源电缆 DSP、数据中心互连模块等。

Marvell 在 FY2027 Q1 财报里明确提到，收入展望上调来自多类 AI 相关产品：800G 和 1.6T scale-out 光学方案、51.2T Ethernet scale-out 交换机、用于 NPO 和 CPO 的 scale-up 光学方案、scale-across 数据中心互联模块，以及定制化 ASIC 和 ASIC attach 方案。

这里要解释三个概念，

1）Scale-up，指的是在一个服务器、一个机柜，或者一个相对紧密的系统内部，把多颗加速器连接在一起，提高单个计算域里的协同效率。

2）Scale-out，指的是把更多服务器、更多机柜、更多节点连接起来，形成更大规模的 AI 集群。

3）Scale-across，指的是跨数据中心、跨区域、跨集群的数据互连。

综合起来，迈威尔的主要业务是从 XPU 到光互连，从机柜内到机柜间，从 scale-up 到 scale-out 到 scale-across，尽可能多地参与 AI 数据中心的数据移动链条。

迈威尔押注的是，AI 数据中心的瓶颈，正在从单芯片计算能力，扩展到数据移动能力。只要这个趋势继续，迈威尔就有机会在多个环节同时受益。

但反过来，这也解释了为什么迈威尔的估值争议会更大。

ASIC 要放量，光模块要升级，DSP 要保持价值量，交换机要进入更多 AI 网络，Retimer 和 DCI 要跟随数据中心扩张。任何一个环节不及预期，都会影响市场定价。

所以，迈威尔能不能把 AI 数据中心的数据移动需求，转化成持续增长的产品组合收入。如果能，迈威尔就不是一个普通的网络芯片公司，而是 AI 数据中心连接平台。如果不能，就是被市场重新定价为一个被 AI 叙事提前透支的高弹性周期股。

Celestial AI：迈威尔买下的是 scale-up 光互连的长期选择权

收购 Celestial AI，是必须重点讲的案例。这笔交易买的不是短期收入，是下一代 AI scale-up 系统内部互连的技术门票。

迈威尔在 2026 年 2 月完成对 Celestial AI 的收购。Celestial AI 的核心资产是 Photonic Fabric 光互连技术，目标是支持下一代 AI 和云数据中心架构里的高带宽、低功耗、紧密集成连接。

单个 AI system 内部的 XPU 数量越来越多，HBM 越来越贵，模型并行和专家并行越来越复杂，节点内部、机柜内部的高带宽低延迟互连就会越来越重要。

传统电互连在功耗、距离、带宽密度上会遇到越来越多限制。光互连如果能更早进入系统内部，就可能改变 ASIC 集群的架构。

迈威尔官方也明确表示，Celestial AI 的技术和团队会进入 Marvell 的数据中心，用来强化下一代 AI 系统的端到端连接能力。

迈威尔披露，Celestial AI 的初始收入贡献预计从 FY2028 下半年开始，并在 FY2028 第四季度达到 5 亿美元年化。到 FY2029 第四季度，年化预计翻倍到 10 亿美元。与此同时，这笔收购预计会增加约 5000 万美元年度 non-GAAP 运营费用。

Nvidia 投资迈威尔，将 ASIC 纳入边界

Nvidia 当然不希望 hyperscaler 的自研 ASIC 完全绕开自己的系统生态。如果客户一定要自研， 更好的选择是让自研 ASIC 能接入 Nvidia 的 NVLink 等生态体系。

随着 AI 推理规模扩大、内部 AI 工作负载稳定、数据中心成本压力上升，客户一定会继续推进自研 ASIC。

所以，Nvidia 推出 NVLink Fusion，让第三方可以在一定程度上进入 Nvidia 的互联网生态。即便客户使用迈威尔提供的 ASIC，也仍然可能使用 Nvidia 的互连技术。

迈威尔最理想的位置，不仅仅成为 Nvidia 附属供应商，而是成为多种 AI 系统路线都需要的连接层供应商。

所以，以前市场看 MRVL，更多是对标博通，看迈威尔是否是博通之外的第二大 ASIC 供应商。

现在多了一层估值逻辑，就是迈威尔能不能同时站在 Nvidia 生态和 hyperscaler 自研生态之间，成为两边都需要的连接平台。

如果可以，估值空间会比单纯的 ASIC 设计公司更大，因为系统连接权。

博通和迈威尔的对比总结

博通是 ASIC，迈威尔是光互连。这是比较糙的结论。不算错，但太简单。

博通更强的位置，是 scale-up / scale-out 的以太网网络结构，以及交换芯片、SerDes / PHY、网卡和网络平台。

核心能力，是把 AI 数据中心里的大量计算节点，用高性能网络连接成一个可扩展、可调度、可量产的系统。Tomahawk、Jericho、SerDes、PHY、网卡、CPO，再加上 ASIC，构成了博通在 AI 数据中心里的系统级控制点。

所以 AVGO 的位置更偏向网络交换矩阵控制点。

谁要搭建大规模 AI 集群，谁就需要高性能交换芯片、低功耗高速 I/O、拥塞控制、以太网结构和系统级调优能力。这就是博通的优势。

迈威尔更强的位置，是 DSP、PAM4、相干光通信、ASIC 周边摸摸看、数据中心互连、硅光，以及进入 NVLink Fusion 之后的半定制 scale-up 互联。

核心能力，不是像博通那样掌握整个网络结构的控制点，而是在 AI 数据移动链条里，尽可能多地拿到关键连接位置。

所以迈威尔的位置更偏向数据交换链条里的多个附着点。

迈威尔不是每一层都是绝对主导者，但在 ASIC 周边、光模块内部、数据中心互连、PCIe retimer、有源电缆 DSP、硅光互连、scale-up 互联等多个环节都参与。赚的钱，更多来自 AI 数据流动过程中不断增加的连接芯片需求。

而且，Hyperscaler 的采购哲学通常是，短期买最强方案，中期扶持第二供应商，长期推动开放标准，在不同工作负载中拆分供应链。所以，MRVL 股价爆发力会更强一些。这是重要的原因。

免责声明：本文章仅代表作者个人观点，不代表本平台的立场和观点。本文章仅供信息分享，不构成对任何人的任何投资建议。用户与作者之间的任何争议，与本平台无关。如网页中刊载的文章或图片涉及侵权，请提供相关的权利证明和身份证明发送邮件到support@aicoin.com，本平台相关工作人员将会进行核查。